

Міністерство освіти і науки України
Національний аерокосмічний університет
«Харківський авіаційний інститут»

Кафедра комп'ютерних систем, мереж і кібербезпеки (№ 503)

ЗАТВЕРДЖУЮ

Гарант освітньої програми
Анатолій ШОСТАК
(підпис) (ініціали та прізвище)

«29» серпня 2025 р.

**СИЛАБУС *ОБОВ'ЯЗКОВОЇ*
НАВЧАЛЬНОЇ ДИСЦИПЛІНИ**
Програмування систем на кристалі
(назва навчальної дисципліни)

Галузь знань: 12 "Інформаційні технології"
(шифр і найменування галузі знань)

Спеціальність: 123 "Комп'ютерна інженерія"
(код та найменування спеціальності)


Освітня програма: Системне програмування
(найменування освітньої програми)

Рівень вищої освіти: перший (бакалаврський)

Силабус введено в дію з **01.09.2025 року**

Харків 2025 рік

Розробник: Куланов В.О., доцент, к.т.н., доцент
(прізвище та ініціали, посада, науковий ступінь та вчене звання) (підпис)



Силабус навчальної дисципліни розглянуто на засіданні кафедри _____
«Комп'ютерних систем, мереж і кібербезпеки»
(назва кафедри)

Протокол № 1 від « 29 » серпня 2025 року

Завідувач кафедри Д.Т.Н., професор _____ В. С. Харченко
(науковий ступінь та вчене звання) (підпис) (ініціали та прізвище)

Представник здобувачів освіти



(підпис)

П. Огарко
(ініціали та прізвище)

1. Загальна інформація про викладача



ПІБ: Куланов Віталій Олександрович

Посада: доцент кафедри комп'ютерних систем, мереж і кібербезпеки

Науковий ступінь: кандидат технічних наук

Вчене звання: доцент

E-mail: v.kulanov@csn.khai.edu

Перелік дисциплін, які викладає: Програмовні засоби штучного інтелекту, Шаблони проєктування та моделювання, Програмування систем на кристалі, Технології захисту медичної інформації.

Напрями наукових досліджень: архітектури обчислювальних систем, системи збереження даних, інтернет речей (IoT), хмарні технології, AI/ML

2. Опис навчальної дисципліни

Форма здобуття освіти	<i>Денна, заочна</i>
Семестр	<i>4</i>
Мова викладання	<i>Українська</i>
Тип дисципліни	<i>Обов'язкова</i>
Обсяг дисципліни: кредити ЄКТС / кількість годин	<i>Денна: 3 кредиту / 90 годин (48 аудиторних, з яких: лекції – 32, лабораторні – 16, СРЗ – 42) Заочна: 3 кредиту / 90 годин (6 аудиторних, з яких: лекції – 4, лабораторні – 2, СРЗ – 84)</i>
Види навчальної діяльності	<i>Лекції, лабораторні заняття, самостійна робота здобувача</i>
Види контролю	<i>Поточний контроль, модульний контроль, семестровий контроль – залік</i>
Пререквізити	<i>"Дискретна математика", "Технології програмування", Комп'ютерна електроніка і схемотехніка", "Архітектура комп'ютерів і квантових процесорів", "Програмовні засоби штучного інтелекту"</i>

3. Мета та завдання навчальної дисципліни, переліки компетентностей та очікуваних результатів навчання

Мета: оволодіння навичками проектування комп'ютерних систем на програмованих логічних інтегральних схемах (ПЛІС); вивчення мов опису апаратури; отримання практичних навичок розроблення комп'ютерних систем на мові опису апаратури VHDL.

Завдання: вивчити засоби і основні принципи побудови комп'ютерних систем; вивчити синтаксис мови опису апаратури VHDL; вміти створювати проектні рішення на ПЛІС; вміти тестувати проектні рішення цифрових пристроїв.

Компетентності, які набуваються:

Інтегральна компетентність: Здатність розв'язувати складні спеціалізовані задачі та практичні проблеми під час професійної діяльності в комп'ютерній галузі або навчання, що передбачає застосування теорій та методів комп'ютерної інженерії і характеризується комплексністю та невизначеністю умов.

Загальні компетентності (ЗК):

- ЗК1. Здатність до абстрактного мислення, аналізу і синтезу.
- ЗК3. Здатність застосовувати знання у практичних ситуаціях.
- ЗК5. Здатність спілкуватися іноземною мовою.

Фахові компетентності (ФК):

– ФК5. Здатність використовувати засоби і системи автоматизації проектування до розроблення компонентів комп'ютерних систем та мереж, Інтернет додатків, кіберфізичних систем тощо.

– ФК11. Здатність оформляти отримані робочі результати у вигляді презентацій, науково-технічних звітів.

– ФК14. Здатність проектувати системи та їхні компоненти з урахуванням усіх аспектів їх життєвого циклу та поставленої задачі, включаючи створення, налаштування, експлуатацію, технічне обслуговування та утилізацію.

Програмні результати навчання (ПРН):

– ПРН1. Знати і розуміти наукові положення, що лежать в основі функціонування комп'ютерних засобів, систем та мереж.

– ПРН6. Вміти застосовувати знання для ідентифікації, формулювання і розв'язування технічних задач спеціальності, використовуючи методи, що є найбільш придатними для досягнення поставлених цілей.

– ПРН7. Вміти розв'язувати задачі аналізу та синтезу засобів, характерних для спеціальності.

– ПРН8. Вміти системно мислити та застосовувати творчі здібності до формування нових ідей.

– ПРН9. Вміти застосовувати знання технічних характеристик, конструктивних особливостей, призначення і правил експлуатації програмно-технічних засобів комп'ютерних систем та мереж для вирішення технічних задач спеціальності.

– ПРН13. Вміти ідентифікувати, класифікувати та описувати роботу комп'ютерних систем та їх компонентів.

4. Зміст навчальної дисципліни

МОДУЛЬ 1

Змістовний модуль 1. Основи мови VHDL. Базові конструкції та типи даних.

Тема 1. Вступ до дисципліни. Цілі та завдання. Етапи проектування обчислювальних систем.

Анотація: Предмет, цілі вивчення й завдання дисципліни. Структура, зміст дисципліни та методичні рекомендації з її вивчення. Місце дисципліни в навчальному процесі. Огляд сучасних підходів до проектування цифрових систем. Етапи проектування обчислювальних систем на базі ПЛІС. Поняття систем на кристалі (SoC). Інструментальні засоби проектування.

Тема лекції 1: Вступ до дисципліни. Цілі та завдання. Етапи проектування обчислювальних систем.

Самостійна робота здобувача: Аналіз структури та перевірка доступу до ресурсів курсу в системі онлайн-навчання. Ознайомлення з рекомендованою літературою та інструментальними засобами проектування.

Тема 2. Мови опису апаратури. Порівняльний аналіз. Мова VHDL.

Анотація: Мови опису апаратури (HDL): призначення та сфера застосування. Порівняльний аналіз мов VHDL, Verilog HDL, SystemVerilog та AHDL. Історія розвитку мови VHDL. Стандарти мови VHDL (VHDL'87, VHDL'93, VHDL'2008). Особливості синтаксису та семантики мови VHDL. Переваги та недоліки використання VHDL для проектування цифрових систем.

Тема лекції 2: Мови опису апаратури. Порівняльний аналіз. Мова VHDL.

Самостійна робота здобувача: Ознайомлення з основними мовами опису апаратури, їх порівняльний аналіз. Вивчення історії розвитку та стандартів мови VHDL.

Тема 3. Базові принципи опису моделей пристроїв в мові VHDL. ENTITY. ARCHITECTURE. PACKAGE. LIBRARY. GENERIC.

Анотація: Загальна структура VHDL-проекту. Поняття сутності (ENTITY) як опису інтерфейсу пристрою. Архітектурне тіло (ARCHITECTURE) та його призначення. Типи архітектурних тіл: поведінковий, потоковий, структурний. Бібліотеки (LIBRARY) та пакети (PACKAGE). Параметризація проектів за допомогою секції GENERIC. Декларативна частина опису проекту.

Тема лекції 3: Базові принципи опису моделей пристроїв в мові VHDL. ENTITY. ARCHITECTURE. PACKAGE. LIBRARY. GENERIC.

Тема лабораторної роботи 1: Загальне знайомство з мовою опису апаратури VHDL. Розробка простих проєктних рішень цифрових пристроїв за допомогою мови опису апаратури VHDL.

Самостійна робота здобувача: Ознайомлення із загальною структурою VHDL-проєкту. Вивчення принципів опису сутності, архітектурного тіла та використання бібліотек і пакетів.

Тема 4. Типи даних в VHDL. Користувацькі типи даних (TYPE). Підтипи (SUBTYPE).

Анотація: Система типів даних у мові VHDL. Скалярні типи даних: цілі (INTEGER), дійсні (REAL), перелічувані (ENUMERATION), фізичні (PHYSICAL). Стандартні типи BIT, BOOLEAN, CHARACTER. Типи STD_LOGIC та STD_ULOGIC. Створення користувацьких типів даних (TYPE). Визначення підтипів (SUBTYPE). Перетворення типів даних. Суворі типізація у VHDL.

Тема лекції 4: Типи даних в VHDL. Користувацькі типи даних (TYPE). Підтипи (SUBTYPE).

Тема лабораторної роботи 2: Типи даних у VHDL. Бібліотеки і пакети. Створення типів даних користувача. Масиви. Операції над масивами.

Самостійна робота здобувача: Ознайомлення з системою типів даних мови VHDL. Вивчення особливостей створення користувацьких типів та підтипів даних, принципів перетворення типів.

Тема 5. Об'єкти даних VHDL. Змінні (VARIABLE). Сигнали (SIGNAL). Константи (CONSTANT).

Анотація: Об'єкти даних у мові VHDL: сигнали, змінні та константи. Оголошення та ініціалізація об'єктів даних. Області видимості об'єктів. Принципові відмінності між сигналами та змінними. Механізм оновлення значень сигналів. Дельта-затримка. Використання констант для параметризації проєктів. Спільні змінні (SHARED VARIABLE).

Тема лекції 5: Об'єкти даних VHDL. Змінні (VARIABLE). Сигнали (SIGNAL). Константи (CONSTANT).

Самостійна робота здобувача: Ознайомлення з об'єктами даних мови VHDL, вивчення принципових відмінностей між сигналами та змінними, аналіз механізму оновлення значень сигналів.

Тема 6. Складені (агрегатні) типи даних в VHDL. Масиви (ARRAY). Записи (RECORD).

Анотація: Складені типи даних у мові VHDL. Одновимірні та багатовимірні масиви. Обмежені та необмежені масиви. Стандартні типи BIT_VECTOR, STD_LOGIC_VECTOR. Операції над масивами: конкатенація,

зрізи, агрегати. Записи (RECORD) як структуровані типи даних. Доступ до полів записів. Практичне застосування складених типів даних.

Тема лекції 6: Складені (агрегатні) типи даних в VHDL. Масиви (ARRAY). Записи (RECORD).

Самостійна робота здобувача: Вивчення складених типів даних, особливостей роботи з масивами та записами. Аналіз операцій над масивами та практичного застосування складених типів.

Тема 7. Атрибути в мові VHDL. Атрибути скалярних типів. Атрибути сигналів. Атрибути масивів.

Анотація: Поняття атрибутів у мові VHDL. Атрибути скалярних типів: 'LEFT, 'RIGHT, 'HIGH, 'LOW, 'RANGE, 'LENGTH. Атрибути перелічуваних типів: 'POS, 'VAL, 'SUCC, 'PRED. Атрибути сигналів: 'EVENT, 'STABLE, 'LAST_VALUE, 'DELAYED. Атрибути масивів: 'RANGE, 'REVERSE_RANGE, 'LENGTH. Користувацькі атрибути. Практичне застосування атрибутів.

Тема лекції 7: Атрибути в мові VHDL. Атрибути скалярних типів. Атрибути сигналів. Атрибути масивів.

Самостійна робота здобувача: Ознайомлення з видами атрибутів у мові VHDL, вивчення їх призначення та синтаксису. Аналіз практичного застосування атрибутів при проектуванні цифрових пристроїв.

Тема 8. Оператори в мові VHDL. Послідовні (sequential) оператори.

Анотація: Класифікація операторів мови VHDL. Послідовні оператори та їх область застосування. Оператор процесу (PROCESS) та список чутливості. Умовні оператори IF-THEN-ELSE. Оператор вибору CASE. Оператори циклу: FOR, WHILE, LOOP. Оператори керування циклом: NEXT, EXIT. Оператор очікування WAIT. Оператор NULL. Оператори ASSERT та REPORT.

Тема лекції 8: Оператори в мові VHDL. Послідовні (sequential) оператори.

Тема лабораторної роботи 3: Розробка найпростіших комбінаційних і послідовних цифрових пристроїв з використанням мови опису апаратури VHDL.

Самостійна робота здобувача: Вивчення послідовних операторів мови VHDL, особливостей застосування оператора PROCESS. Аналіз принципів побудови комбінаційних та послідовних цифрових пристроїв.

Модульний контроль 1.

МОДУЛЬ 2

Змістовний модуль 2. Розширені можливості VHDL. Проєктування та верифікація цифрових систем.

Тема 9. Оператори в мові VHDL. Паралельні (Concurrent) оператори.

Анотація: Паралельні оператори мови VHDL та їх особливості. Оператор паралельного присвоєння сигналу. Умовний оператор присвоєння (WHEN-ELSE). Оператор вибіркового присвоєння (WITH-SELECT). Оператор екземпляра компонента. Оператор генерації (GENERATE): FOR-GENERATE, IF-GENERATE. Оператор блоку (BLOCK). Порівняння послідовних та паралельних операторів.

Тема лекції 9: Оператори в мові VHDL. Паралельні (Concurrent) оператори.

Самостійна робота здобувача: Ознайомлення з паралельними операторами мови VHDL, вивчення їх синтаксису та особливостей застосування. Порівняльний аналіз послідовних та паралельних операторів.

Тема 10. Структурний (structural) опис проєктів в мові VHDL.

Анотація: Стили опису архітектури: поведінковий, потоковий, структурний. Поняття компонента (COMPONENT) у мові VHDL. Декларація та інстанціювання компонентів. Способи зв'язування портів: позиційне та іменоване. Використання ключового слова OPEN. Ієрархічне проєктування цифрових систем. Оператори генерації для створення регулярних структур. Конфігурації (CONFIGURATION).

Тема лекції 10: Структурний (structural) опис проєктів в мові VHDL.

Тема лабораторної роботи 4: Поведінковий і структурний опис цифрових пристроїв на VHDL.

Самостійна робота здобувача: Вивчення стилів опису архітектури, принципів декларації та інстанціювання компонентів. Аналіз методів ієрархічного проєктування цифрових систем.

Тема 11. Підпрограми в мові VHDL. Процедури (PROCEDURE).

Анотація: Підпрограми у мові VHDL: процедури та функції. Структура та синтаксис процедур. Формальні та фактичні параметри. Режими параметрів: IN, OUT, INOUT. Особливості використання сигналів як параметрів процедур. Області оголошення процедур. Виклик процедур у послідовному та паралельному контекстах. Перевантаження процедур.

Тема лекції 11: Підпрограми в мові VHDL. Процедури (PROCEDURE).

Самостійна робота здобувача: Ознайомлення з підпрограмами мови VHDL, вивчення структури та синтаксису процедур, особливостей передачі параметрів.

Тема 12. Підпрограми в мові VHDL. Функції (FUNCTION).

Анотація: Структура та синтаксис функцій у мові VHDL. Відмінності між процедурами та функціями. Чисті (PURE) та нечисті (IMPURE) функції. Функції перетворення типів. Функції розпізнавання (resolution functions). Перевантаження функцій та операторів. Функція NOW. Практичне застосування функцій для опису комбінаційної логіки.

Тема лекції 12: Підпрограми в мові VHDL. Функції (FUNCTION).

Тема лабораторної роботи 5: Знайомство з підпрограмами в VHDL. Написання процедур і функцій.

Самостійна робота здобувача: Вивчення структури та синтаксису функцій, аналіз відмінностей між процедурами та функціями. Ознайомлення з чистими та нечистими функціями, перевантаженням операторів.

Тема 13. Файли. Робота з файлами в мові VHDL.

Анотація: Файловий тип даних у мові VHDL. Оголошення файлових об'єктів. Режими відкриття файлів: READ_MODE, WRITE_MODE, APPEND_MODE. Процедури роботи з файлами: FILE_OPEN, FILE_CLOSE, READ, WRITE, ENDFILE. Пакет TEXTIO та робота з текстовими файлами. Процедури READLINE, WRITELINE, READ, WRITE. Застосування файлового введення/виведення для тестування проєктів.

Тема лекції 13: Файли. Робота з файлами в мові VHDL.

Тема лабораторної роботи 6: Робота з файлами в мові опису апаратури VHDL. Файлове введення/виведення.

Самостійна робота здобувача: Ознайомлення з файловим типом даних, вивчення процедур роботи з файлами та пакету TEXTIO. Аналіз застосування файлового введення/виведення для верифікації проєктів.

Тема 14. Тестування VHDL проєктів. Testbench модулі. VUnit Framework.

Анотація: Верифікація цифрових проєктів. Поняття та структура тестового модуля (Testbench). Генерація тактових сигналів та вхідних впливів. Використання операторів ASSERT та REPORT для контролю результатів моделювання. Методологія Test-Driven Development (TDD). Фреймворк VUnit для автоматизації тестування. Створення самоперевіряючих тестових модулів.

Тема лекції 14: Тестування VHDL проєктів. Testbench модулі. VUnit Framework.

Самостійна робота здобувача: Вивчення принципів верифікації цифрових проєктів, структури тестових модулів. Ознайомлення з фреймворком VUnit та методологією TDD.

Тема 15. Опис скінченних автоматів (FSM) в мові VHDL.

Анотація: Скінченні автомати (FSM) у цифрових системах. Автомати Мілі та Мура: особливості та відмінності. Представлення станів автомата за допомогою перелічуваного типу. Однопроцесний, двопроцесний та трипроцесний опис автоматів. Кодування станів автомата. Ініціалізація та скидання автомата. Візуалізація автоматів у середовищі Quartus II (State Machine Viewer).

Тема лекції 15: Опис скінченних автоматів (FSM) в мові VHDL.

Тема лабораторної роботи 7: Автоматні моделі цифрових пристроїв. Опис кінцевих автоматів мовою VHDL.

Самостійна робота здобувача: Ознайомлення з теорією скінченних автоматів, вивчення особливостей опису автоматів Мілі та Мура мовою VHDL. Аналіз різних стилів опису автоматів.

Тема 16. Особливості написання проєктів для синтезу в мові VHDL. Загальні рекомендації щодо написання коду.

Анотація: Синтезована та несинтезована підмножина мови VHDL. Обмеження для синтезу: типи даних, оператори, конструкції. RTL-рівень опису проєктів. Правила написання синтезованого коду. Стиль кодування та його вплив на результати синтезу. Типові помилки при проєктуванні. Рекомендації щодо оптимізації проєктів. Документування VHDL-коду.

Тема лекції 16: Особливості написання проєктів для синтезу в мові VHDL. Загальні рекомендації щодо написання коду.

Тема лабораторної роботи 8: Розробка найпростіших обчислювачів. Арифметико-логічні пристрої (АЛП).

Самостійна робота здобувача: Вивчення особливостей синтезованої підмножини VHDL, правил написання синтезованого коду. Аналіз рекомендацій щодо оптимізації та документування проєктів.

Модульний контроль 2.

5. Індивідуальні завдання

Виконання індивідуальних завдань у межах дисципліни не передбачено.

6. Методи навчання

Проведення аудиторних лекцій, практичних занять, консультацій, а також самостійна робота студентів за матеріалами, опублікованими кафедрою.

7. Методи контролю

Проведення поточного тестового контролю, модульного контролю та підсумкового контролю у вигляді заліку.

8. Критерії оцінювання та розподіл балів, які отримують здобувачі освіти

Таблиця 8.1 – Розподіл балів, які отримують здобувачі освіти

Складові навчальної роботи	Бали за одне заняття (завдання)	Кількість занять (завдань)	Сумарна кількість балів
Змістовний модуль 1			
Виконання і захист лабораторних робіт	0...10	4	0...40
Модульний контроль	0...10	1	0...10
Змістовний модуль 2			
Виконання і захист лабораторних робіт	0...10	4	0...40
Модульний контроль	0...10	1	0...10
Усього за семестр			0...100

Під час складання семестрового заліку студент має можливість отримати максимум 100 балів.

Білет для заліку складається з двох теоретичних та одного практичного запитань, максимальна кількість за кожне із запитань складає 30 балів за відповідь за кожне теоретичне питання та 40 балів за практичне.

Критерії оцінювання роботи студента протягом семестру

Задовільно (60-74). Показати мінімум знань та умінь. Виконати та захистити 75% лабораторних робіт та пройти 100% тестових завдань. Вміти аналізувати вимоги щодо проектування елементів/вузлів комп'ютерних обчислювальних систем. Вміти чітко визначати тип логіки що застосовується для розв'язання певного кола задач. Володіти знаннями в галузі існуючих

методів, програмно-технічних засобів які використовуються в процесі проектування обчислювальних вузлів комп'ютерних систем.

Добре (75-89). Володіти необхідним мінімумом знань в галузі проектування комп'ютерних систем з використанням елементної бази ПЛІС. Об'єм знань має бути достатніми для самостійного розв'язання задач середньої складності. Виконати та захистити 85% лабораторних робіт та пройти 100% тестових завдань. Вільно володіти програмно-технічними та інструментальними засобами розроблення обчислювальних вузлів комп'ютерних систем, їх тестування та імплементація з використанням елементної бази ПЛІС. Розв'язувати завдання на високому рівні з використанням сучасних підходів до проектування та загальних рекомендацій.

Відмінно (90-100). Здати всі контрольні точки з оцінкою «відмінно». Досконало володіти темами та вміти застосовувати на практиці отриманні знання. Допомогати одногрупникам в процесі оволодіння знаннями в рамках дисципліни.

Таблиця 8.2 – Шкала оцінювання: бальна і традиційна

Сума балів	Оцінка за традиційною шкалою	
	Іспит, диференційований залік	Залік
90 – 100	Відмінно	Зараховано
75 – 89	Добре	
60 – 74	Задовільно	
0 – 59	Незадовільно	Не зараховано

9. Політика навчального курсу

Відвідування занять. Інтерактивний характер курсу передбачає обов'язкове відвідування лабораторних занять. Здобувачі освіти, які за певних обставин не можуть відвідувати лабораторні заняття регулярно, повинні протягом тижня узгодити із викладачем графік індивідуального відпрацювання пропущених занять. Окремі пропущені заняття мають бути відпрацьовані на найближчій консультації протягом тижня після їх пропуску. Відпрацювання занять здійснюється усно у формі співбесіди за питаннями, визначеними планом заняття. В окремих випадках дозволяється письмове відпрацювання пропущених занять шляхом виконання індивідуального письмового завдання.

Дотримання вимог академічної доброчесності здобувачами освіти під час вивчення навчальної дисципліни. Під час вивчення навчальної дисципліни здобувачі освіти мають дотримуватися загальноприйнятих морально-етичних норм і правил поведінки, вимог академічної доброчесності, передбачених Положенням про академічну доброчесність Національного аерокосмічного університету «Харківський авіаційний інститут» (<https://khai.edu/assets/files/polozhennya/polozhennya-pro-akademichnu-dobrochesnist.pdf>). Очікується, що роботи здобувачів освіти будуть їх оригінальними дослідженнями. Відсутність посилань на використані джерела,

фабрикування джерел, списування, втручання в роботу інших здобувачів освіти становлять, але не обмежують, приклади можливої академічної недоброочесності. Виявлення ознак академічної недоброочесності в письмовій роботі здобувача освіти є підставою для її незарахування викладачем.

Вирішення конфліктів. Порядок і процедури врегулювання конфліктів регламентуються Кодексом етичної поведінки в Національному аерокосмічному університеті «Харківський авіаційний інститут» (<https://khai.edu/ua/university/normativna-baza/ustanovchi-dokumenti/kodeks-etichnoi-povedinki/>).

10. Методичне забезпечення

Навчально-методичний комплекс дисципліни розміщений у системі управління курсами кафедри комп'ютерних систем, мереж і кібербезпеки та у системі дистанційного навчання «Ментор».

1. Дистанційний курс в системі дистанційного навчання "Ментор". [Ел. ресурс]. Режим доступу: <https://mentor.khai.edu/course/view.php?id=1644>

2. Система управління курсами кафедри комп'ютерних систем, мереж і кібербезпеки [Ел. ресурс]. Режим доступу: <https://elearn.csn.khai.edu>

11. Рекомендована література

Базова

1. Аврунін О.Г. Основи мови VHDL для проектування цифрових пристроїв на ПЛІС: навч. посібник / О.Г. Аврунін, Т.В. Носова, В.В. Семенець. – Харків: ХНУРЕ, 2018. – 196 с.

2. Мірошник М. А., Клименко Л. А., Корольова Я. Ю. Технології та автоматизація проектування цифрових пристроїв складних комп'ютерних систем на ПЛІС: Навч. посібник. – Харків: УкрДУЗТ, 2021. – 220 с.

3. Лахно В.А., Гусев Б.С., Смолій В.В., Місюра М.Д., Касаткін Д.Ю. Технології проектування комп'ютерних систем (частина 1) - К.: НУБіП України, 2019. – 205 с.

4. Cem Unsalan, Bora Tar. Digital System Design with FPGA Implementation Using Verilog and VHDL. 1st Edition / McGraw-Hill Education. 2017. – 609 p.

5. Eduardo Augusto Bezerra, Djones Vinicius Lettnin. Synthesizable VHDL Design for FPGAs / Springer. 2014. – 157 p.

Допоміжна

1. А. М. Сергієнко, Ю. М. Виноградов, Т. М. Лесик. Цифрова обробка сигналів. Комп'ютерний практикум мовою VHDL. К.: НТУУ«КПІ», 2012. – 104 с.

2. Цифрова схемотехніка. Навчальний посібник./ М.Г. Лорія, П.Й. Єлісеєв, О.Б. Целіщев. – Сєвєродонецьк: Вид-во Східноукр. нац. ун-ту імені Володимира Даля, 2016. – 280 с.

3. Соловійов, В.В. Основи мови проектування цифрової апаратури Verilog / В.В. Соловійов. – К.: Вища школа, 2014. – 206с.

12. Інформаційні ресурси

1. 076-2019 - IEEE Standard for VHDL Language Reference Manual – [Ел. ресурс]. – Режим доступу: <https://ieeexplore.ieee.org/document/8938196>
2. GHDL: VHDL simulator [Ел. ресурс]. – Режим доступу: <https://github.com/ghdl/ghdl>
3. VUnit: VHDL Unit Testing Framework [Ел. ресурс]. – Режим доступу: <https://vunit.github.io/>